PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-206420

(43)Date of publication of application: 13.08.1993

(51)Int.CI.

H01L 27/118 H01L 21/82

H01L 27/04

(21)Application number: 04-014874

4-014874

(71)Applicant: NEC IC MICROCOMPUT SYST LTD

(22)Date of filing:

30.01.1992

(72)Inventor:


TANIYOSHI ITSURO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To reduce the power consumption of a circuit which is not required to be temporarily operated and to reduce the power consumption of a semiconductor integrated circuit as a whole in the semiconductor integrated circuit wherein a circuit which is required to be always operated and the circuit which is not required to be temporarily operated are mounted simultaneously.

CONSTITUTION: Transistors 7 which are operated by a control input signal 8 are connected across the following: a power-supply feeding line 1a connected from a VDD terminal 4 arranged in a peripheral circuit region 9; and power- supply feeding lines 3 in an internal circuit region 6.



LEGAL STATUS

[Date	[Date of request for examination]							16.01.1996					
r	_										_		

[Date of sending the examiner's decision of rejection] 16.03.1999

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]	2972425
[Date of registration]	27.08.1999
[Number of appeal against examiner's decision of rejection]	11-05620
[Date of requesting appeal against examiner's decision of rejection]	09.04.1999

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A) (11)特許出願公開番号

特開平5-206420

(43)公開日 平成5年(1993)8月13日


(51) Int. Cl. 5 HO1L 27/118	識別記号	庁内整理番号	F I		技術表示箇所	
27/04	D	8427-4M				
	U	8427-4M				
		9169-4M	H01L 21/82	!	V	
			審査請求 未請求	請求項の数2 (全	4頁) 最終頁に続く	
(21)出願番号	特願平4-148	7 4	(71)出願人	0 0 0 2 3 2 0 3 6		
				日本電気アイシーマイ	「コンシステム株式会	
(22)出願日	平成4年(199	2) 1月30日		社		
				神奈川県川崎市中原区	《小杉町1丁目403	
•				番 5 3		
			(72)発明者	谷吉 逸朗		
				神奈川県川崎市中原区	公小杉町一丁目403	
				番53日本電気アイシ	ノーマイコンシステム	
				株式会社内		
			(74)代理人	弁理士 京本 直樹	(外2名)	
				•		

(54) 【発明の名称】半導体集積回路

(57)【要約】

【目的】常に動作させる必要のある回路と一時的に動作 させる必要のない回路とを同時に搭載した半導体集積回 路において、一時的に動作させる必要のない回路の消費 電力を小さくし、半導体集積回路全体の消費電力を小さ くすること。

【構成】周辺回路領域9に配置されたVDD端子4から 接続された電源供給線1 a と内部セル領域6 の電源供給 線3との間に、制御入力信号8によって動作するトラン ジスタ7が接続されている。



【特許請求の範囲】

【請求項1】 電源端子に接続された電源供給線と、機能を実現する回路を駆動する電源供給線との間に、制御信号によって動作するトランジスタが接続されていることを特徴とする半導体集積回路。

【請求項2】 電源端子に接続された電源供給線と、機能を実現する回路を駆動する電源供給線とを接続するトランジスタと、前記トランジスタの動作を制御する制御回路とを備えたことを特徴とする半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路に関し、 特にマスタスライス方式で設計される半導体集積回路に 関する。

[0002]

【従来の技術】従来のマスタスライス方式で設計される 半導体集積回路は、図3に示すように、外部信号とのや りとりを行う周辺回路領域9と、論理機能を実現する回 路(マクロ)即ち内部セル領域6とから構成され、周辺 回路領域9に配置されたVDD端子4のGND端子5と 20 にそれぞれ接続された電源供給線1a,1bを経由し て、内部セル領域6の電源供給線2a,2bにより全て の内部セル領域6に電源が供給され駆動される。

[0003]

【発明が解決しようとする課題】従来のマスタスライス方式の半導体集積回路では、論理機能を実現する内部セル10領域内に常に動作させる必要のある回路と、一時的に動作させる必要のない回路を同時に搭載した場合、全ての内部セル10に電流が供給されているため、動作させる必要のない回路においても電力が消費され、全体30の消費電力が小さくできないという問題点があった。

【0004】そのため、常に動作する必要のある回路を 別の半導体集積回路に分離したり、もしくは電源電圧の 電位をトランジスタの動作可能な電位まで下げて、回路 全体の消費電力を抑える必要があった。

【0005】本発明の目的は、前記問題点を解決し、一時的に動作させる必要のない回路には、電源供給をストップするようにした半導体集積回路を提供することにある。

[0006]

【課題を解決するための手段】本発明の半導体集積回路の構成は、外部信号とのインターフェースを行う周辺回路領域の電源供給線と論理機能を実現する内部セル領域を駆動する電源供給線との間に、制御信号によって動作するトランジスタを備えていることを特徴とし、特に前記制御信号を発生する制御回路を設けたことを特徴とする。

[0007]

【実施例】図1は本発明の一実施例の半導体集積回路の 平面図である。 【0008】図1において、本実施例の半導体集積回路は、周辺回路領域9に配置されたVDD端子4に接続される電源供給線1aと、内部セル領域6の電源供給線3との間に制御入力信号端子8の信号によってゲート動作するMOSトランジスタ7が接続されている。

【0009】図1において、本実施例が従来例と異なる点は、周辺回路領域9の電源供給線1aと内部セル領域6の電源供給線3とが直接接続されておらず、その間に配置された多数のトランジスタ7のソース・ドレインを10 経由して、接続されていることである。

【0010】制御入力信号端子8の信号が"1"状態の時MOSトランジスタ7は導通状態になり、周辺回路領域9の電源供給線1aと内部セル領域6の電源供給線3とは、導通し内部セル領域6に電源が供給され駆動される。

【0011】制御入力信号端子8の信号が"0"状態の時、MOSトランジスタ7は非導通状態になり、周辺回路領域9の電源供給線1aと内部セル領域6の電源供給線3とは非導通状態となり、内部セル10には電源が供給されない。

【0012】また、トランジスタ7が接続されていない電源供給線2aは制御入力信号に左右されず、常に周辺回路領域9の電源供給線1aと導通しており、内部セル領域6に電源が供給されている。

【0013】一時的に動作させる必要のない回路を、MOSトランジスタ7によって電源の供給が停止できる内部セル領域6に配置し、MOSトランジスタ7により電源の供給を制御することにより動作していない時の電力の消費を小さくできる。

0 【0014】図2は本発明の他の実施例の半導体集積回路を示す平面図である。

【0015】図2において、本実施例は、制御回路11 を備えている。

【0016】MOSトランジスタ7を制御する信号を、この制御回路11により複数生成し、それぞれの制御信号12a,12b,12cにより、内部セル10への電源電圧を供給することができる。その他の部分は、図1と同様である。

[0017]

40

【発明の効果】以上説明したように、本発明は、周辺回路領域の電源供給線と内部セル領域の電源供給線との間に、制御信号によって動作するトランジスタを接続し、このトランジスタを制御することにより、内部セル領域への電源の供給を制御できる様にしたので、一時的に動作させる必要のない回路への電源の供給を停止することができ、常に動作させる必要のある回路と一時的に動作させる必要のない回路とを同時に搭載した場合でも、半導体集積回路の消費電力を小さくできるという効果を有する。

50 【図面の簡単な説明】

3

【図1】本発明の第1の実施例の半導体集積回路を示す 平面図である。

【図2】本発明の第2の実施例の半導体集積回路を示す 平面図である。

【図3】従来技術の半導体集積回路の平面図である。 【符号の説明】

1a 周辺回路領域VDD電源供給線

1 b 周辺回路領域 GND電源供給線

2a 内部セル領域VDD電源供給線

2 b 内部セル領域GND電源供給線

3 トランジスタで制御される電源供給線

4 VDD端子

5 GND端子

6 内部セル領域

7 制御用MOS型トランジスタ

8 制御入力信号


9 周辺回路領域

10 内部セル


11 制御回路

10 12a, 12b, 12c 制御信号


【図1】



【図2】



【図3】



フロントページの続き

 (51) In t. C!. 5
 識別記号 庁内整理番号 FI
 技術表示箇所

 9169-4M
 S